Chip 123 2006/10/02

穎想科技的Timing Analysis及 Constraint Management為安霸所採用

EDA公司穎想科技 (Incentia) 宣佈視訊及影像處理之領導廠商安霸 (Ambarella) 在奈米設計流程中採用其TimeCraft 及 TimeCraft-CM 為靜態時序分析及Constraint Management 軟體。

安霸副總經理 Chan Lee 表示：我們在 90 奈米設計流程中，採用了穎想科技的 TimeCraft 及 TimeCraft-CM 作為靜態時序分析工具和 timing constraint management 軟體。TimeCraft 經由其豐富的特色、強大的效能及品質，證明本身為一傑出的 STA 工具。TimeCraft-CM 提供了檢查、驗證及 debugging timing constraints 的功能。

穎想科技總經理陳一浩表示：穎想的時序分析和 Constraint Management 在客戶端持續驗證了其優勢及成就。我們非常高興 TimeCraft 及 TimeCraft-CM 符合安霸嚴謹的設計需求並大幅的提升了他們的生產力。

穎想科技的 TimeCraft 是一市場上最快速最大容量的全晶片靜態時序分析工具。其高度的準確性及豐富的功能可用來分析及 signoff 各式各樣的晶片設計及應用。其內建的先進 On-Chip-Variation（OCV）功能提供了 level 及 location-based OCV 分析方法來模擬奈米設計上不可忽略的 on-chip 統計製程變異量，並因而改進奈米時序分析的準確性及過度保守性。傳統的 OCV 在奈米設計中，因使用固定的降額因子（derating factors），而造成多餘的效能損失。這些損失包含了降低效能，及較長的設計週期。TimeCraft 的先進 OCV 基於邏輯層級和實體位置而使用了多變的降額因子，為每個 timing path 選擇了理想的降額因子。此一新技術可提昇時序分析的準確性，並可消除多餘的 timing violations。

Constraint Management 包含 constraint checker、constraint debugger 及 qualified SDC writer 三大功能。Constraint checker 檢驗 IC 設計時 constraint 的正確性、完整性及一致性, 並設法在設計流程的前期找出 constraint 的問題。constraint debugger 允許使用者即時的驗證和除錯 timing exceptions 及 timing path上的問題。然後由 qualified SDC writer 產生改良後的 constraints。Constraint Management 提供一個有效及容易使用的平台來驗證、改良和除錯IC設計上的 constraints, 並進而大大的縮短整體時序驗證的時間。

穎想科技是一專注在 Timing Analysis 及 Synthesis 的 EDA 公司，並針對 SoC 及奈米 IC 設計在效能，容量及運行時間上所遭遇的挑戰，提供最有效的 tools 及解決方案。其客戶包括國際知名 IC設計、半導體、 設計服務、及系統大廠。經由其軟體，客戶在晶片組、通信、網路、無線，多媒體及消費型電子的設計應用上，完成了無數的 Tape-outs。